EJERCICIO LOGICA COMBINACIONAL.

1.  ESPECIFICACIONES.

Para este caso se requiere realizar un multiplicador de dos entradas, cada entrada con un numero de tres bits; utilizando lógica combinacional y hacer su respectiva prueba en software VIVADO.

ENTIDAD

A [ a2, a1, a0] , B [b2, b1,b0] y M [m5,m4,m3,m2,m1,m0]

2. MODELAMIENTO MATEMÁTICO.

            A X B = M

Algoritmo de la multiplicación.

a2       a1       a0

b2       b1       b0

_______________

 a2b0  a1b0  a0b0

                               a2b1  a1b1   a0b1
        _____________________________________
                      R2      R1     R0

                    a2b2  a1b2   a0b2

        _____________________________________

         m5      m4     m3      m2      m1     m0

a2b0  a1 b0  a0b0  (Primer producto parcial)

a2b1  a1b1   a0b1  (Segundo producto parcial)
K2      K1     K0      ( suma de los dos primeros productos parciales)

a2b2  a1b2   a0b2   (Tercer producto parcial)

m5  m4  m3  m2  m1 m0 (suma de los tres productos parciales)

Simplificación de señales.

Se realiza una tabla convenciones  para reducir el tamaño de las ecuaciones

P0	=	a0b0
P1	=	a1b0
P2	=	a2b0
Q0	=	a0 b1
Q1	=	a1b1
Q2	=	a2b1
R0	=	a0b2
R1	=	a1b2
R2	=	a2b2

           

Diagrama esquemático.

Tabla de verdad sumador de 2 bits.

X	Y	Co	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Ecuaciones booleanas.

Tabla de verdad de sumador de 3 bits.

X	Y	Ci		Co	S
0	0	0		0	0
0	0	1		0	1
0	1	0		0	1
0	1	1		1	0
1	0	0		0	1
1	0	1		1	0
1	1	0		1	0
1	1	1		1	0

Ecuaciones booleanas.

                                     

Salidas según su configuración y adecuación de tablas

3. Programación en lenguaje VHDL.( vivado)

Esquemático arrojado por vivado.

4. Simulación (test bench)

El procedimiento se repite con todas las tablas de multiplicar hasta completar la tabla del siete que es 

la máxima que nos permite en el  ejercicio.

Imagen de la simulación.

En este caso vemos la simulación con los numero enteros.

En este caso vemos la simulación con números en binario.

5. Configuración del contrains en vivado.

6. prueba en la tarjeta FPGA nexis 4 de xilins.

 En la siguiente imagen vamos a mostrar la prueba física del desarrollo del multiplicador, en este caso se está multiplicando el número 2 con el número 5, para esto debemos tener en cuenta lo siguiente:

En la anterior imagen podemos observar, los valores correspondientes para cada led en la tarjeta FPGA; en donde se aprecia a simple vista que hay dos leds encendidos que corresponden al valor de la multiplicación.

Imagen real de la FPGA.

Bibliografía

Sistemas digitales principios y aplicaciones, Ronald J. TOCCI

Prenticel/Hall internacional